IBM、チップ積層化技術を開発

　米IBMは11日、3次元チップへの道を開く、チップを積層化する革新的な製造技術を発表した。この技術は「スルーシリコン・ビア（TSV）」と呼ばれ、チップ部品を高密度に配置して、より高速、小型、低消費電力のシステムをつくることができるという。

　TSVは、これまでシリコン・ウェーハー上で隣接して平面的に配置されていたチップやメモリデバイスを層状に積み重ねるというもの。この技術を使えばチップ・パッケージ全体のサイズが劇的に小型化され、データが流れる速度が向上する。

　IBMの半導体研究開発センターを統括するリサ・スー氏は、「このブレークスルーはIBMでの10年以上の先進的な研究の成果だ」「これによって様々な応用分野で、3次元チップが研究室から製造現場のものとなる」と述べた。

　TSVでは、現行の2次元チップを互いに接続するための長い金属線を必要としなくなり、複数のチップを積み重ねることができるためにチップ間で通過する情報量が多くなる。

　IBMでは既にTSVを製造ラインで使用しており、同技術を使ったサンプルチップの製造を開始する。2007年後半には顧客が入手できるようになる予定で、製品化は2008年の見込み。TSVはまず、無線LANや携帯電話の電力増幅器に組み込まれる無線通信チップなどで利用される見込み。